设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › VMMing a SystemVerilog Testbench by Example

1 2 345 6 7 8 9 10 ... 11 / 11 页下一页

发新帖

楼主: johnma

VMMing a SystemVerilog Testbench by Example

发表于 2007-7-19 03:53:43 | 显示全部楼层

这是我下的关于systemverilog 的 testbench 最好的资料了

回复支持反对

奔驰的拉芳

发表于 2007-8-19 15:36:10 | 显示全部楼层

嗯。。。谢谢哈。。。

回复支持反对

奔驰的拉芳

发表于 2007-8-19 15:39:30 | 显示全部楼层

这么快又没钱了。。

回复支持反对

发表于 2007-9-7 16:50:11 | 显示全部楼层

thanks a lot!!

回复支持反对

发表于 2007-9-10 18:25:34 | 显示全部楼层

啊，一下就没钱了，好惨啊。。。。。。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2007-9-12 19:25:26 | 显示全部楼层

下来看看先，谢谢。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2008-1-12 20:43:09 | 显示全部楼层

正在学SystemVerilog，先收下了，谢谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2008-1-13 13:23:38 | 显示全部楼层

下来看看。。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2008-1-14 16:12:20 | 显示全部楼层

Thanks!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2008-1-15 08:12:59 | 显示全部楼层

thx

回复支持反对

1 2 345 6 7 8 9 10 ... 11 / 11 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-9-21 06:21 , Processed in 0.020706 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表