在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 12252|回复: 19

请教---诚请指点如何偏置套筒式OTA(有图)

[复制链接]
发表于 2009-10-9 14:11:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
真诚请教大家如何偏置如图所示的套筒式OTA,关键是由上往下数第三个红圈内节点如何偏置?查过一些论文,看到的偏置方法好像不多,其中第二张图中给出的方法不知道可不可以?非常困惑,急需指点,项目一直滞后,希望大家帮帮忙!谢谢。
GBCA.png
GBCA_BIAS.png
发表于 2009-10-9 14:35:46 | 显示全部楼层
I could not run simulation, so here are my rough opinions: vbo1 and vbo2 might be OK, this is a high swing current mirror, MB08 and MB07 could be combined as one transitor or keep them intact. Their sizes can be calculated based on some references, such as Johns/Martin's book. But still, the current accuracy could be an issue due to the big Vds difference of MCO2 and MB09 and etc.  As for vcmm, I have some concerns. How can you guarantee MC07/8 are in saturation region? You'd better leverage half amplifier cell to design the bias for these two transistors.
发表于 2009-10-9 15:16:23 | 显示全部楼层
Sorry, I need to take a look at your AN as well.
 楼主| 发表于 2009-10-9 17:32:07 | 显示全部楼层
本帖最后由 saiaoying 于 2009-10-9 17:37 编辑

非常感谢ulsi123大哥的热心指点,关于MC07,MC08的饱和性问题,小弟的思考是:在整个运放输出摆幅足够低的条件下(电源=3.3V,输出摆幅=2.1V)有希望使他们处于饱和区。为了方便大家指点说明,现在重新把整个运放完整的原理图呈现如下,小弟非常担心偏置部分是否可靠,项目严重滞后,诚请大家指点指点。谢谢!(点击图片可以弹出更清晰的图形
total_ota.png
an.png
ap.png
bias.png
cmfb.png
发表于 2009-10-9 18:20:19 | 显示全部楼层
你那第3个红圈里的是偏置啊?,我还以为是共模电平呢
发表于 2009-10-9 20:58:38 | 显示全部楼层
偏置电路肯定是可以工作的,至于可靠性其实也不会有你想像的那么可怕,只有你能保证在你关注的case下simulation 都通过的话,问题就不会很大。op 管子的工作状态应该完全是你设计的,并且留有一定的余量。
值得商榷的是你上边的偏置未必就是最好的情况,像这种辅助op bias的 design,应该尽量保持bias 的形式与你主op的对应控制点的结构一致比较好。在你这里,当op正常工作时后,两个输入管子会在共模电平附近,那么在你的bias 上mb17用 输入共模偏置可能会比较好。
另外你的辅助op输入共模控制的drain端是接到dbiasp(n)上,相当于接到一个diod管上,为什么不直接 tie to vdd or vss?一般的做法多是这样。
发表于 2009-10-9 22:23:46 | 显示全部楼层
我觉得辅助放大器直接用一个前馈的输入共模控制电压不太好,应该用共模反馈好一点
发表于 2009-10-9 22:29:18 | 显示全部楼层
回6楼的
应该尽量保持bias 的形式与你主op的对应控制点的结构一致比较好
这是什么意思呢?

还有这种开关电容的cmfb应该怎么做ac仿真呢?
发表于 2009-10-9 22:35:31 | 显示全部楼层


非常感谢ulsi123大哥的热心指点,关于MC07,MC08的饱和性问题,小弟的思考是:在整个运放输出摆幅足够低的条件下(电源=3.3V,输出摆幅=2.1V)有希望使他们处于饱和区。为了方便大家指点说明,现在重新把整个运放完整 ...
saiaoying 发表于 2009-10-9 17:32



其实MC07,MC08的是否saturate以及如何bias,是应该按照你的output common mode voltage要求来决定的
比如output common mode=1.2V, singal end Vpp=1V, 那么MC07 Vg>1.2+0.5-Vth07,基本上约为1.2V以上啦,当然需要考虑留一些margin
那么就可以从电源往下接两个或三个diode connect PMOS,从底层PMOS 的source端抽出vcmn
在这种结构中,想做current mirror bias比较困难,还取决于input common mode voltage
BTW,这种结构的opamp output range很小,而且应用在S/H里,input common mode 无法与 output common mode相同,有时会相差挺大的,这也会有一定的risk
发表于 2009-10-10 08:53:14 | 显示全部楼层
这个帖子不错。过段时间我会写一个有关套筒式的设计流程,到时候上传共享一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-28 00:12 , Processed in 0.029572 second(s), 11 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表