在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3974|回复: 2

【求助】pt验证中发现transition time过大怎么解决

[复制链接]
发表于 2009-10-9 11:08:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在做pt的时序分析时,设置的transition time的约束为1.75ns pt分析实际结果为77.03ns 导致后面做vcs波形仿真的时候无法输出波形 更改约束后实际结果也远大于要求约束 请教达人 这是为什么 怎么解决 或是怎么分析这种问题
发表于 2009-10-22 22:49:41 | 显示全部楼层
你在报pt时要用-nets, -capacitance, -transtion_time都报出来,看看是不是由于fanout和capacitions过大引起的transition time过大.你设的transition time很可能没有用,因为如果采用bottom-up的综合方法,在综合顶层模块时对各子模块进行dont_touch,便会无法优化子模块内部的cell而出现fanout过大的情况.你可以检查一下是不是这种情况,我邮件haidongli22@yahoo.com.cn,有机会多交流.
发表于 2010-1-21 17:02:13 | 显示全部楼层
ddddddddddddd
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 06:22 , Processed in 0.015821 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表