在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6016|回复: 11

DFT过程中,分频时钟下如何处理?

[复制链接]
发表于 2009-10-7 23:42:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
系统分出两个时钟,定义了mixing_clock 之后,分频时钟驱动的flip-flop仍然没有在scan chain上,请教大牛,在线等。
发表于 2009-10-21 07:48:12 | 显示全部楼层
用autofix,可以解决这个问题。
头像被屏蔽
发表于 2009-10-21 14:57:28 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
头像被屏蔽
发表于 2009-10-21 14:58:33 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2012-11-14 11:13:13 | 显示全部楼层
好难啊~
发表于 2012-11-21 00:43:49 | 显示全部楼层
或者直接在分频时钟处进行Atpg 的mux。应该是可以的。或者使用auto fix。
发表于 2012-12-12 11:21:30 | 显示全部楼层
楼上可以说的更清楚一点不,最好能举个例子,因为我也遇到这个问题不知道如何处理。
发表于 2012-12-12 14:56:37 | 显示全部楼层
需要at-speed 测试的话,需要在分频器后面加入occ_ctrl logic,如果不需要at-speed,可以加simple mux 用低速时钟来测
发表于 2012-12-13 14:46:46 | 显示全部楼层
我现在遇到的问题稍微一点复杂,因为系统用的时钟既有外面输入的的时钟又有模拟部分恢复出来的时钟,这两类时钟都要做分频处理。有一个时钟管理模块专门做时钟的管理,这个模块应该怎么做处理,at-speed测试可要可不要。还有个问题就是说对于多时钟域的设计能不能简单的用top-down方式做,求大神给我解惑
发表于 2012-12-14 16:34:44 | 显示全部楼层
这不就是简单的drc问题吗。直接在模块的clock root上插mux就行了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 21:08 , Processed in 0.044179 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表