在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5262|回复: 20

usb_vrilog_code不錯的usb設計參考

[复制链接]
发表于 2009-10-2 23:39:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
usb_vrilog_code不錯的usb設計參考

Usb RTL (VHDL & Verilog).zip

3.31 MB, 下载次数: 292 , 下载积分: 资产 -2 信元, 下载支出 2 信元

不錯的usb設計參考

发表于 2009-10-3 00:13:31 | 显示全部楼层
Thanks
发表于 2009-10-3 15:01:16 | 显示全部楼层
谢谢楼主分享
发表于 2009-10-3 16:19:33 | 显示全部楼层
thanks!!
发表于 2009-10-16 16:22:43 | 显示全部楼层
学习学习!
发表于 2009-10-23 12:00:01 | 显示全部楼层
哪里找来的??看看是否有用
发表于 2009-10-23 12:34:29 | 显示全部楼层
ddddddddddd
发表于 2009-10-28 16:32:20 | 显示全部楼层
怎么没详细介绍啊
发表于 2009-10-28 16:53:18 | 显示全部楼层
thanks
发表于 2009-10-28 17:13:53 | 显示全部楼层
有个问题,不知是漏洞否:某个页面下,只要有附件,刷新的时候,没点下载,刷新一次都得扣信元啊
.......不知大家发现没?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-20 16:03 , Processed in 0.024491 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表