设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 并串转换的verilog例子?
12
返回列表 发新帖
楼主: angelzhang

并串转换的verilog例子?

[复制链接]
jianchou1989
发表于 2010-12-7 20:04:43 | 显示全部楼层
好多大侠！
回复 支持 反对

举报

lc04092008
发表于 2011-8-17 16:27:33 | 显示全部楼层
学习学习了
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

mysunnysky
发表于 2011-8-17 21:12:15 | 显示全部楼层
这个不是随你怎么写吗？
回复 支持 反对

举报

wanghao2202
发表于 2011-8-18 10:07:31 | 显示全部楼层
好好学习啊
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 13:56 , Processed in 0.015179 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表