EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › VHDL、Verilog，System verilog比较

12 / 2 页

楼主: searies

VHDL、Verilog，System verilog比较

[复制链接]

xiongherui

发表于 2011-1-3 22:12:59 | 显示全部楼层

了解一下

回复支持反对

xiongherui

发表于 2011-1-3 22:20:15 | 显示全部楼层

了解一下

EETOP创芯人才网职位发布入口

回复支持反对

hxl888

发表于 2011-1-4 14:18:05 | 显示全部楼层

good, thanks.

回复支持反对

IC_panda

发表于 2011-1-4 16:18:37 | 显示全部楼层

good information, thanks

EETOP创芯人才网职位发布入口

回复支持反对

bobxx1234

发表于 2011-1-4 19:53:54 | 显示全部楼层

谢谢楼主分享…………

EETOP创芯人才网简历投递入口

回复支持反对

痛饮狂歌

发表于 2011-1-9 11:09:57 | 显示全部楼层

回复 1# searies

顶一下

EETOP创芯人才网职位发布入口

回复支持反对

dtww

发表于 2011-3-5 00:34:02 | 显示全部楼层

顶一下！！

EETOP创芯人才网简历投递入口

回复支持反对

wolfmann

发表于 2011-3-5 15:20:01 | 显示全部楼层

EETOP创芯人才网职位发布入口

回复支持反对

12 / 2 页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-12-25 13:55 , Processed in 0.018855 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

VHDL、Verilog，System verilog比较

站长推荐 /2