EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 串口通讯设计之Verilog实现

12 / 2 页

楼主: shengman0925

串口通讯设计之Verilog实现

[复制链接]

cjamking

发表于 2009-11-5 19:57:25 | 显示全部楼层

先顶再下

回复支持反对

patrick119

发表于 2009-11-5 20:40:18 | 显示全部楼层

不错aaaa

EETOP创芯人才网职位发布入口

回复支持反对

ajing203

发表于 2010-3-4 10:39:49 | 显示全部楼层

thank you !!!

回复支持反对

wuxiang97

发表于 2010-3-20 05:27:15 | 显示全部楼层

xie xie

EETOP创芯人才网职位发布入口

回复支持反对

dyf312

发表于 2010-3-25 19:16:42 | 显示全部楼层

thanks a
lot

EETOP创芯人才网简历投递入口

回复支持反对

digital_first

发表于 2010-5-25 11:22:37 | 显示全部楼层

好东西的，呵呵

EETOP创芯人才网职位发布入口

回复支持反对

junjian6688

发表于 2014-8-12 15:20:22 | 显示全部楼层

1111111111111111

EETOP创芯人才网简历投递入口

回复支持反对

sxeexs

发表于 2014-8-13 16:06:52 | 显示全部楼层

如果就是我们的

EETOP创芯人才网职位发布入口

回复支持反对

12 / 2 页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-23 11:16 , Processed in 0.020967 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

串口通讯设计之Verilog实现

站长推荐 /2