设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › Cadence中Verilog 的一些使用方法
12
返回列表 发新帖
楼主: gaozhiqiang

Cadence中Verilog 的一些使用方法

[复制链接]
孙之策
发表于 2012-4-17 21:23:34 | 显示全部楼层
thanks刚好要用呐
回复 支持 反对

举报

sgdyjsl
发表于 2013-2-5 13:05:28 | 显示全部楼层
RE: Cadence中Verilog 的一些使用方法 [修改]
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

david63
发表于 2013-5-7 14:07:56 | 显示全部楼层
感謝分享
回复 支持 反对

举报

rauljin
发表于 2021-7-12 08:58:10 | 显示全部楼层
多谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 05:22 , Processed in 0.015427 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表