设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › （国庆巨献--FPGA设计必备）多版Verilog hdl/Vhdl IEEE ...
12
返回列表 发新帖
楼主: 易明

（国庆巨献--FPGA设计必备）多版Verilog hdl/Vhdl IEEE 标准

[复制链接]
youngester
发表于 2009-10-5 20:25:30 | 显示全部楼层
难道是传说中的黄金参考指南
回复 支持 反对

举报

globaltrotter
发表于 2009-10-5 21:00:57 | 显示全部楼层
哇，连2005都有了，楼主的版本真齐！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

mercury123456
发表于 2009-10-17 12:51:59 | 显示全部楼层
谢谢。。。。。。。。。
回复 支持 反对

举报

nicepooh
发表于 2009-10-20 13:51:12 | 显示全部楼层
谢谢楼主辛苦了
回复 支持 反对

举报

kexianshengdyy
发表于 2011-8-30 10:21:07 | 显示全部楼层
谢谢咯，好东西，哈哈！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

yilinhanya
发表于 2011-9-3 22:29:29 | 显示全部楼层
非常感谢
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 13:31 , Processed in 0.017113 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表