设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog的135个经典设计实例
123
返回列表 发新帖
楼主: qinglang

Verilog的135个经典设计实例

[复制链接]
发表于 2009-12-28 14:01:39 | 显示全部楼层
谢谢楼主共享！！！！
回复 支持 反对

使用道具 举报

发表于 2009-12-28 14:23:52 | 显示全部楼层
顶一下  
票票不够
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-12-28 14:27:32 | 显示全部楼层
顶一下...
回复 支持 反对

使用道具 举报

bb84crh
发表于 2009-12-28 15:01:02 | 显示全部楼层
谢谢！！！！！！！！！！！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2009-12-28 20:09:25 | 显示全部楼层
看看！学习学习
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

Rorket
发表于 2009-12-28 21:39:59 | 显示全部楼层
谢谢分享！！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-20 21:03 , Processed in 0.015823 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表