在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4138|回复: 10

for Digital Data Recovery Circuits using Verilog-A

[复制链接]
发表于 2009-8-29 22:30:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有用的文章共享一下:

A Multiple-Rotating-Clock-Phase
Architecture for Digital Data
Recovery Circuits using Verilog-A

A Multiple-Rotating-Clock-Phase-Architecture for Digital Data Recovery.pdf

1.72 MB, 下载次数: 88 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-8-30 04:04:45 | 显示全部楼层
thanks for sharing!!!!!
发表于 2010-8-26 10:05:29 | 显示全部楼层
谢谢分享
发表于 2010-8-26 14:22:40 | 显示全部楼层
Thanks for your sharing!
发表于 2010-12-31 12:29:41 | 显示全部楼层
thanks for sharing!!!!!
发表于 2010-12-31 14:00:40 | 显示全部楼层
thanks
发表于 2011-11-10 21:36:42 | 显示全部楼层
goooooooooooooooood
发表于 2011-11-11 11:31:59 | 显示全部楼层
很不错的论文,感谢楼主分享哦~
发表于 2012-6-3 16:04:21 | 显示全部楼层
谢谢楼主分享,十分感谢
发表于 2012-6-4 13:50:25 | 显示全部楼层
kankan
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 00:38 , Processed in 0.030919 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表