在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: star_ic

中文版FPGA经验设计

[复制链接]
发表于 2009-9-8 12:36:10 | 显示全部楼层
Thanks for sharing !
发表于 2009-9-8 13:01:23 | 显示全部楼层
感謝樓主..
 楼主| 发表于 2009-9-8 13:51:56 | 显示全部楼层
好好了解了解
发表于 2009-9-8 14:26:09 | 显示全部楼层

是讲xilinx的使用手册吗?还是讲其他的哦?

是讲xilinx的使用手册吗?还是讲其他的哦?
发表于 2009-9-8 14:40:07 | 显示全部楼层
很有用,谢谢楼主
 楼主| 发表于 2009-9-8 15:40:20 | 显示全部楼层
dddddd
发表于 2009-9-8 20:37:15 | 显示全部楼层
谢谢楼主分享。
发表于 2009-9-8 22:20:26 | 显示全部楼层
xiexie
发表于 2009-9-9 10:08:47 | 显示全部楼层
我也不太明白,学习一下8
发表于 2009-9-9 11:28:27 | 显示全部楼层
俺下了
把摘要贴上来!
摘要:在数字电路的设计中,时序设计是一个系统性能的主要标志,在高层次设计方法中,对时序控制的抽象度也相应提高,因此在设计中较难把握,但在理解RTL电路时序模型的基础上,采用合理的设计方法在设计复杂数字系统是行之有效的,通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高,并且系统的工作频率可以达到一个较高水平。 关键词:FPGA 数字电路 时序 时延路径 建立时间 保持时间
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 08:26 , Processed in 0.024260 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表