设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA中IO驱动能力设置对设计的影响
1 ...456789101112
返回列表 发新帖
楼主: gjqiang

FPGA中IO驱动能力设置对设计的影响

[复制链接]
wentaohuster
发表于 2017-3-23 11:37:03 | 显示全部楼层
还真没考虑过这个细节  谢谢
回复 支持 反对

举报

zgene
发表于 2017-3-26 19:35:39 | 显示全部楼层
thanks for sharing
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

quyidy
发表于 2017-4-16 11:59:08 | 显示全部楼层
学习学习
回复 支持 反对

举报

dreamfly123123
发表于 2017-4-17 13:14:36 | 显示全部楼层
文档写的不错，谢谢
回复 支持 反对

举报

amabag
发表于 2017-4-17 14:20:39 | 显示全部楼层
下来看看，谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

1 ...456789101112
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-24 06:37 , Processed in 0.016200 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表