在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2126|回复: 4

一篇关于状态机设计的经典论文(e文)

[复制链接]
发表于 2009-8-28 14:07:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Title:State Machine Design Techniques for Verilog and VHDL
Author:Steve Golson
不知道是否有人发过,感觉应该有,但的确是关于状态机的经典!

state machine design techniques for verilog and vhdl.pdf

147.31 KB, 下载次数: 56 , 下载积分: 资产 -2 信元, 下载支出 2 信元

慎重下载!

头像被屏蔽
发表于 2009-8-28 21:24:34 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2009-8-29 08:08:13 | 显示全部楼层
谢谢了
发表于 2009-8-29 09:38:40 | 显示全部楼层
谢谢,如果是翻译过来的就更好了!
发表于 2009-8-29 23:32:04 | 显示全部楼层
好像有人发过了啊。 所以不下载了。不过支持一下。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 03:23 , Processed in 0.024485 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表