在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: USTM

请教LDO流片测试现象分析问题

[复制链接]
 楼主| 发表于 2009-8-31 15:04:14 | 显示全部楼层
谢谢各位的回复,现在的有新的现象,我们正在重复测试以便分析原因。现象如下: 当测试板焊的很糟糕的时候(即:电容电阻的管脚都很长,看起来让人觉得混乱),开始说的图形现象在Vin>5.1V以后仍然出现。我们考虑是不是散热的问题,但现在我们采用的陶瓷封装,金属载物台很大,应该散热很好。 当焊接得比较好的时候(即:电阻电容管脚较短,看起来很整齐,接近PCB的感觉),这个时候开始说的图形现象仍然如原述,在3.8V以后发生。


首先谢谢各位的热心回复!

问题在于,测试时芯片的实际耗散功耗超出芯片封装的耗散功耗,芯片温度偏高

当重新计算测试加载耗散功耗符合封装耗散功耗后,现象消失~~~~~~

遗留问题:为什么温度过高后,出现此现象,需进一步研究,(电路?工艺?~~~~~~~~~)!

[ 本帖最后由 USTM 于 2009-9-29 15:36 编辑 ]
发表于 2020-8-19 11:17:10 | 显示全部楼层
从你的现象分析是不是过温了保护介入了?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-2 13:59 , Processed in 0.016120 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表