在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 18120|回复: 6

【个人总结】FPGA的单板硬件设计要点

[复制链接]
发表于 2009-8-17 23:13:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
自己整理的一点东东,还想请大家帮忙补充啊,目前想到的就从电源,时钟和配置模式三方面说了。


FPGA单板设计要点
特点:掉电数据丢失
型号:XC5VLX330T
65nm FPGA 1.0V
内核电压 330 000个逻辑单元 内置PCIE端点和以太网控制器MAC模块

XC4VLX80

1.
电源
分为内核电压、IO电压和辅助电压
注意上电顺序和上电时间的要求,一般内核电压先于IO电压上电较好
电源的功耗是否满足要求(FPGA的电流大小与内部逻辑有关系)
可以给每个bank提供不同的电压,使其成为不同电平标准的IO
2.
时钟
时钟分为全局时钟管脚和局部时钟管脚(Bank内使用的时钟管脚)
3.
配置模式
一般FPGA分为三种配置模式:主模式,从模式和JTAG模式
Xilinx FPGA支持的常见的配置模式为 主串模式,从串模式,Select MAP模式,Desktop配置和直接SPI配置,在支持上述模式的同时,也可以使用JTAG加载逻辑。

主串配置模式,时钟由FPGA发出

从串配置,时钟由外部发给FPGA

直接SPI配置
 楼主| 发表于 2009-8-17 23:14:47 | 显示全部楼层
刚才的图好像没传上来啊。不好意思。

整理.doc

156.5 KB, 下载次数: 27 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-8-18 08:31:24 | 显示全部楼层
东西不错
内容太少太少太少啊
发表于 2009-8-19 20:40:39 | 显示全部楼层
呀呀呀呀好东西阿

大家鼓掌
发表于 2009-9-10 15:01:47 | 显示全部楼层
看看


发表于 2009-9-10 23:34:48 | 显示全部楼层
看看 先
发表于 2009-9-11 08:55:58 | 显示全部楼层
GOGOGOGOGO!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 20:00 , Processed in 0.032876 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表