在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5094|回复: 3

v2lvs中verilog库是什么?

[复制链接]
发表于 2009-8-10 17:36:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
v2lvs命令中,v2lvs  -l 参数后引用的verilog库是什么库呢?这个库有什么作用呢?-s 有SPICE库就可以了吧,这个库不加行不行呢?
发表于 2009-8-12 10:34:02 | 显示全部楼层
this verilog file is the verilog model of each standard cell, with ports definition.
It can help check the mismach between the spice netlist and the verilog netlist.
for v2lvs it can be useful
of course, you can also use the cell list spice netlist only for v2lvs.
It does not impact the results.
But if there are some lvs errors, maybe it will take some time to debug.
发表于 2010-9-20 01:05:14 | 显示全部楼层
i got it, 3q
发表于 2015-12-30 16:32:43 | 显示全部楼层
thanks very much!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-10 11:21 , Processed in 0.014859 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表