设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Writing Efficient Testbenches
返回列表 发新帖
查看: 1736|回复: 7

Writing Efficient Testbenches

[复制链接]
rambling
发表于 2009-8-7 09:31:10 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
verilog 和VHDL的都有讲。 Writing Efficient Testbenches.pdf (274.69 KB , 下载次数: 20 )
回复

使用道具 举报

lixqing
发表于 2009-8-8 00:55:21 | 显示全部楼层
???!!
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

eester
发表于 2009-8-8 01:10:17 | 显示全部楼层
sv讲了吗？
回复 支持 反对

使用道具 举报

eester
发表于 2009-8-8 01:12:51 | 显示全部楼层
有没有讲到abv?
回复 支持 反对

使用道具 举报

发表于 2009-8-8 01:39:28 | 显示全部楼层
xiexiexiexie
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-8-17 13:48:16 | 显示全部楼层
thx for sharing ddue
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

lixqing
发表于 2010-9-22 13:46:11 | 显示全部楼层
Thanks.
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

ID2007
发表于 2010-9-23 01:06:43 | 显示全部楼层
X家的资料
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-8 08:55 , Processed in 0.017661 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表