在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2815|回复: 2

【Design Manager】(上海)-顶级美资芯片公司!

[复制链接]
发表于 2009-8-6 16:26:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
PREFERRED EXPERIENCE:


1、candidate will have an MSEE,BSEE or equivalent degree,

2、 must have minimum of 7 years of ASIC design/managing experience,

3、 be familiar with Verilog RTL, FPGA, simulation, synthesis, and timing, padring, SOC design experience.  

4、should possess good managing and people skills with proven track record in the ASIC design environment.

5、It is a plus if the candidate has one or more of the following experience/knowledge, such as PCIE, USB, SATA, PCI, Embedded Processor (ARM), or Ethernet.

6、The candidate must exhibit good verbal and written communication skills in both Chinese and English.

7、Hands-on lab experience is a plus; able to understand and/or use the use scopes, logic analyzers, has knowledge or skill of PC system lab debugging.


有兴趣的朋友请发您的简历至:sunshine_0708@live.cn  我会第一时间与您联络!
发表于 2009-8-6 22:58:31 | 显示全部楼层
digital??
回复 支持 反对

使用道具 举报

发表于 2009-8-7 19:51:12 | 显示全部楼层
how much every month?
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-11 14:03 , Processed in 0.015012 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表