设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FIFO 設計

返回列表发新帖

查看: 1341|回复: 3

FIFO 設計

发表于 2009-7-17 09:51:18 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

Simulation and Synthesis Techniques for Asynchronous FIFO Design.pdf (89.07 KB , 下载次数: 11 )

回复

使用道具举报

楼主| 发表于 2009-7-17 09:54:23 | 显示全部楼层

FIFO 設計

abbr_5e040612594743a454e66f25963cef43.pdf (82.46 KB , 下载次数: 7 )

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-10-4 01:21:38 | 显示全部楼层

ddddddddddddddddddddddddddddd

回复支持反对

使用道具举报

发表于 2010-3-4 16:17:44 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-21 07:13 , Processed in 0.013350 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表