在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2335|回复: 1

FPGA里的异步复位

[复制链接]
发表于 2009-7-10 12:02:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在FPGA设计中,一般都不使用异步复位么?
同步复位只能算使能控制吧?
芯片的初始化和异常的恢复是靠什么来保证呢?
confusing
发表于 2009-7-10 14:11:18 | 显示全部楼层
同步、异步复位都有可能使用,看你的具体设计要求。
同步复位的瞬间,实际上相当于,片内的所有寄存器输入为零,所以时钟到来时,输出为零。
异步复位的瞬间,实际上相当于,片内的所有寄存器输出为零,与时钟、输入无关。
芯片本身的上电初始化过程,由芯片制造商决定,用户更改不了。
芯片内部的用户逻辑的初始化过程,由用户自己的设计决定。
芯片内部的用户逻辑的异常的恢复,由用户自己的设计决定。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-28 05:27 , Processed in 0.040114 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表