请教高手：calibre产生netlist问题

pplin2002

这个问题一不小心解决了
是Chart的工艺，增加一层LVT ，就可以提取出来了。

还有一个问题，也解决了。
本来还不能从schematic正确提取cdl（只能提取MP或者MN，而不能提到NMOS_3p3等）
原来的版图和电路图是购买的硬核，即使重新设计时采用的是同样的工艺。
但必须重新实例化晶体管。

这样就能够从电路图识别了。

谢谢大家

ICSYS

楼主，请教你一个问题，你的spice model 文件怎么得到的？spice netlist是用这个工具。如果看到麻烦一下啦。