在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 2567|回复: 4

Cadence DAC 2008 时序模型的文章

[复制链接]
发表于 2009-7-9 00:17:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Challenges in Gate Level Modeling for Delay and SI at 65nm and Below
有关时序模型方面的大牛文章,从Drive model(Voltage-Response Models/Non-Linear Delay Model/Current-Source models)和Receive model两方面介绍了未来时序建模的趋势,读过后会对CCS ECSM模型及未来时序建模的发展有一定的了解
有兴趣的就下咯

Challenges in Gate Level Modeling for Delay and SI at 65nm and Below.pdf

285.33 KB, 下载次数: 89 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-8-10 09:27:54 | 显示全部楼层
不错的资料,谢谢分享!
发表于 2010-8-11 21:46:31 | 显示全部楼层
有中文的么???
发表于 2019-6-22 14:56:35 | 显示全部楼层
thanks
发表于 2019-8-1 09:46:34 | 显示全部楼层
学习下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-4 06:41 , Processed in 0.029189 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表