设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Cadence NC-Verilog Simulator Tutorial

12 / 2 页

返回列表发新帖

楼主: chenchenbeyond

Cadence NC-Verilog Simulator Tutorial

发表于 2011-4-2 15:00:45 | 显示全部楼层

thanx

回复支持反对

使用道具举报

发表于 2011-4-2 22:02:00 | 显示全部楼层

xiexie

回复支持反对

使用道具举报

发表于 2011-4-2 23:55:11 | 显示全部楼层

太老了，无聊。。。。。。。。骗钱

回复支持反对

使用道具举报

发表于 2011-4-3 03:15:30 | 显示全部楼层

very good

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2015-11-20 19:45:20 | 显示全部楼层

Cadence NC-Verilog Simulator Tutorial

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2019-4-6 12:00:28 | 显示全部楼层

感谢分享！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-12 02:42 , Processed in 0.013185 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表