在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: simpleme

【原创】DAC的INL与DNL仿真程序,用Verilog-A + Hspice实现

[复制链接]
发表于 2012-9-19 10:57:20 | 显示全部楼层
好东西,感谢
发表于 2012-9-29 16:58:09 | 显示全部楼层
谢谢了!!!
发表于 2012-9-29 20:52:23 | 显示全部楼层
好东西
发表于 2012-10-31 19:53:59 | 显示全部楼层
学习一下
发表于 2012-11-22 17:04:30 | 显示全部楼层
感謝,這就是我要的,參考看看!
发表于 2012-11-22 17:18:25 | 显示全部楼层
下下来拜读一下!
发表于 2013-1-4 11:36:46 | 显示全部楼层
very good, thanks
发表于 2013-2-5 16:03:02 | 显示全部楼层
看看,我一直都是用的hspice+Matlab
发表于 2013-2-7 18:02:35 | 显示全部楼层
Verilog-A的我都喜欢!
发表于 2013-2-19 13:55:25 | 显示全部楼层
学习一下!谢了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-16 22:07 , Processed in 0.025324 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表