在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 44307|回复: 237

AES加密算法(128)位的verilog实现

[复制链接]
发表于 2009-7-2 18:23:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
AES加密算法(128)位的verilog实现,给了v文件

aes_core.rar

11.43 KB, 下载次数: 1785 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子

 楼主| 发表于 2009-7-2 18:24:47 | 显示全部楼层
自己沙发
发表于 2009-7-3 21:25:14 | 显示全部楼层
不知道真的是不是那么牛
发表于 2009-7-15 14:00:06 | 显示全部楼层
have a look
发表于 2009-7-15 20:22:53 | 显示全部楼层
給你加加油,AES也滿厲害的啦!
发表于 2009-7-17 20:33:32 | 显示全部楼层
不怎么懂
发表于 2009-7-17 22:59:28 | 显示全部楼层
advance FPGA 这本书上有, 下来比较下
发表于 2009-7-31 08:49:24 | 显示全部楼层
不错不错AES还是很有用的~
发表于 2009-8-19 11:32:55 | 显示全部楼层
有没有VHDL的格式的呀?
发表于 2009-8-19 12:22:38 | 显示全部楼层
不太懂!到底是什么啊?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 05:02 , Processed in 0.028554 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表