设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog大量例程
123
返回列表 发新帖
楼主: zlz250663435

Verilog大量例程

[复制链接]
taoleite
发表于 2010-11-29 08:37:38 | 显示全部楼层
顶一下！
回复 支持 反对

举报

wuzhantuo
发表于 2010-11-29 11:03:12 | 显示全部楼层
谢谢分享，但最好不是跟我下过的一样，只是改了名下了之后再评
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

kevin730122
发表于 2010-12-4 03:49:56 | 显示全部楼层
example improve rtl code ability, thx
回复 支持 反对

举报

alexpanait
发表于 2010-12-5 08:54:56 | 显示全部楼层
good info. thx
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

ynp6252222
发表于 2015-7-10 13:49:31 | 显示全部楼层
回复 1# zlz250663435


    thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

zhaoke2005
发表于 2015-7-10 21:32:41 | 显示全部楼层
回复 1# zlz250663435


   谢谢诶啊啊啊
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

Jasen_0314
发表于 2015-7-11 08:37:21 | 显示全部楼层
下载看看
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 06:03 , Processed in 0.025653 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表