请教Cadence Virtuoso Calculator settlingTime的用

CmosLgh

m8510a 发表于 2022-7-17 11:56
何乐年老师的书里面有settling time的设置问题。

一下来自书本内容：P142-143

大哥，仿真运放建立时间，函数的参数中最终值怎么确定？

比如：我按 x at y 的方式取值，初始值取输入阶跃信号开始的时间，如10ns，那么最终值取多少纳秒的时间点合适呢？
容差范围到底表示什么？是输出值接近稳定值的范围吗？

那么，有个疑问，最终值和容差范围设定其中一个就阔以了吗？为啥两个参数都要设置呢？

m8510a

CmosLgh 发表于 2023-8-3 09:36
大哥，仿真运放建立时间，函数的参数中最终值怎么确定？

比如：我按 x at y 的方式取值，初始值取输入阶 ...

我一般initial取“y”，然后设置y的初始数值（xx V电压 or xx A电流），
final取“y at x”，这个x是一段时间后y稳定的时间坐标（xx s时刻）

比如一个BGR的VREF电压，提供一个0时刻为0，1ns时刻为VDD的阶跃信号


那么BGR的VREF在50us后稳定。
那么：
initial type： y
initial value： 0
final type：y at x
final value：50u  （大于50us的稳定状态对应的时刻都可以）
如果是90%建立时间，那么”percent of step“ = 10
如果是99%建立时间，那么”percent of step“ = 1

附1：打开计算器中的settlingTime函数，可以点击右下侧的“HELP”，里面给出了实例。
附2：initial type也可选y at x 此时initial time=阶跃发生的时刻（请验证哈）
附3：也可使用“risetime函数”计算建立时间，或者用“cross函数+xval函数”结合图像编辑表达式。

以上。希望图片正常上传。

CmosLgh

m8510a 发表于 2023-8-3 10:09
我一般initial取“y”，然后设置y的初始数值（xx V电压 or xx A电流），
final取“y at x”，这个x是一段 ...

大哥回复的很详细，太感谢啦！


final value：50u  （大于50us的稳定状态对应的时刻都可以）

你说的我看明白了，和我理解的一样，看了手册中例子图片，明白那个容差啦

m8510a

CmosLgh 发表于 2023-8-3 15:14
大哥回复的很详细，太感谢啦！

你截的这张图展示的更清楚明白

Audins

今天也遇到了楼主的问题，好像是因为settlingtime只能处理单调上升或者下降的信号，如果一个完整的方波既上升又下降就会报错，只取上升或者下降的部分就正常了