在线急问mips的几个问题

maoxuefeng

以前一直在搞ppc的，最近还没来的及看mips，就要在mips的板子上调flash，所以好多迷惑，想问下大家，可能问的比较业余，希望大家见谅！

板子cpu：cavium  octeon5020


1、关于开片选的问题，ppc还比较熟，cavium上不是非常了解，是设置 MIO_BOOT_REG_CFGn 寄存器吧！
然后我今天看到一段代码，是为512k的flash开的片选，好像是用做boot flash的，代码如下：

  BOOTBUS_FLASH_SIZE=512 *1024;

    /* Remap flash part so that it is all addressable on boot bus, with alias
    ** at 0x1fc00000 so that the data mapped at the default location (0x1fc00000) is
    ** still available at the same address */

    reg_cfg.u64 = 0;
    reg_cfg.s.en = 1;

#if CONFIG_FLASH_16_BITS   
reg_cfg.s.ale = 1;
reg_cfg.s.width = 1;
#endif

    reg_cfg.s.size = ((BOOTBUS_FLASH_SIZE + 0x400000) >> 16) - 1;              /* In 64k blocks, + 4MByte alias of low 4Mbytes of flash */
reg_cfg.s.base = (0x1fc00000 - BOOTBUS_FLASH_SIZE)  >> 16;                       /* Mask to put physical address in boot bus window */
    cvmx_write_csr(CVMX_MIO_BOOT_REG_CFG0, reg_cfg.u64);

我想问的是上面紫色加粗的2段，为什么设置大小的时候要加上4m的空间呢? 还有设及地址的时候为什么要减去flash的大小呢？请指教！

2、4G的空间，为什么要用物理地址和逻辑地址呢（如：0x1fc00000和0xbfc00000）？片选设置是物理地址吧~那以后访问的时候用什么地址呢？

谢谢大家~

maoxuefeng

这两天ms搞的差不多了，不过现在flash的读写只能写一块，连续写会不对，可能和下面这个寄存器有关，望用过cavium的达人指教，不甚感谢~~

MIO_BOOT_REG_TIMn 里面的参数设置不是非常清楚，求教！


cavium自带的一个例子（boot flash的），望达人解释为什么这么设置，以及具体参数含义，谢谢。。。
cpu ：octeon5020

#define FLASH_RoundUP(_Dividend, _Divisor) (((_Dividend)+(_Divisor))/(_Divisor))

  ECLK_PERIOD = 1000000 / 1000;
    /* Set timing to be valid for all CPU clocks up to 600 Mhz */
    reg_tim.u64 = 0;
    reg_tim.s.pagem = 0;
    reg_tim.s.wait = 0x3f;
    reg_tim.s.adr = FLASH_RoundUP((FLASH_RoundUP(10000ULL, ECLK_PERIOD) - 1), 4);
    reg_tim.s.pause = 0;
    reg_tim.s.ce = FLASH_RoundUP((FLASH_RoundUP(50000ULL, ECLK_PERIOD) - 1), 4);
    if (OCTEON_IS_MODEL(OCTEON_CN30XX) || OCTEON_IS_MODEL(OCTEON_CN31XX))
        reg_tim.s.ale = 4; /* Leave ALE at 34 nS */
    reg_tim.s.oe = FLASH_RoundUP((FLASH_RoundUP(50000ULL, ECLK_PERIOD) - 1), 4);
    reg_tim.s.rd_hld = FLASH_RoundUP((FLASH_RoundUP(25000ULL, ECLK_PERIOD) - 1), 4);
    reg_tim.s.wr_hld = FLASH_RoundUP((FLASH_RoundUP(35000ULL, ECLK_PERIOD) - 1), 4);
    reg_tim.s.we = FLASH_RoundUP((FLASH_RoundUP(35000ULL, ECLK_PERIOD) - 1), 4);
    reg_tim.s.page = FLASH_RoundUP((FLASH_RoundUP(25000ULL, ECLK_PERIOD) - 1), 4);
    cvmx_write_csr(CVMX_MIO_BOOT_REG_TIM0, reg_tim.u64);