设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI Design with Verilog(教程和书后CD-ROM) ...

1 2 3 4 5 6 7 8910 / 10 页下一页

发新帖

楼主: neweetop

Digital VLSI Design with Verilog(教程和书后CD-ROM) （精压版）

发表于 2016-6-21 13:39:42 | 显示全部楼层

good, thanks

回复支持反对

发表于 2016-7-21 11:59:32 | 显示全部楼层

看看先, 感謝分享~~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-4-29 01:37:53 | 显示全部楼层

回复 1# neweetop

好1111111111111111111111111111111111

回复支持反对

发表于 2017-5-8 13:04:20 | 显示全部楼层

非常感謝~~~~

回复支持反对

发表于 2017-12-18 21:47:50 | 显示全部楼层

good thx!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-12-19 13:46:51 | 显示全部楼层

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-11-14 10:13:05 | 显示全部楼层

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-12-17 16:44:59 | 显示全部楼层

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-12-30 06:08:44 | 显示全部楼层

謝謝特別分享cd包

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-12-31 13:59:08 | 显示全部楼层

thanks

回复支持反对

1 2 3 4 5 6 7 8910 / 10 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 17:17 , Processed in 0.022356 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表