多时钟、跨时钟域设计

feng2003 · 发表于 2009-6-12 21:43:58

您需要登录才可以下载或查看，没有账号？注册

x

在FPGA设计中很少用到一个时钟的，而且与cpu接口设计时会用到异步设计，这篇文章不错，值得深入一下

oaktwig · 发表于 2009-6-13 23:58:26

跨时钟域确实是设计中经常遇到的头疼问题谢谢楼主分享这方面的资料！

zhangjiaxun · 发表于 2009-9-5 00:12:59

谢谢暗暗

risccpu · 发表于 2009-9-5 09:35:04

good, thanks.

xiaoyeah · 发表于 2009-9-6 17:40:11

好东西，顶！

rsheile · 发表于 2009-9-25 11:35:45

谢谢楼主分享哦！

wendyheaven · 发表于 2010-10-27 16:37:17

很好，很强大

shiwj · 发表于 2010-11-12 12:33:38

跨时钟域确实是设计中经常遇到的头疼问题谢谢楼主分享这方面的资料！

princelulu · 发表于 2010-11-12 19:43:53

感谢分享

站长推荐 /2