在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1529|回复: 8

多时钟、跨时钟域设计

[复制链接]
发表于 2009-6-12 21:43:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在FPGA设计中很少用到一个时钟的,而且与Cpu接口设计时会用到异步设计,这篇文章不错,值得深入一下

multi clock design.rar

155.54 KB, 下载次数: 112 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-6-13 23:58:26 | 显示全部楼层
跨时钟域确实是设计中经常遇到的头疼问题 谢谢楼主分享这方面的资料!
发表于 2009-9-5 00:12:59 | 显示全部楼层
谢谢 暗暗
发表于 2009-9-5 09:35:04 | 显示全部楼层
good, thanks.
发表于 2009-9-6 17:40:11 | 显示全部楼层
好东西 ,顶!
发表于 2009-9-25 11:35:45 | 显示全部楼层
谢谢楼主分享哦!
发表于 2010-10-27 16:37:17 | 显示全部楼层
很好,很强大
发表于 2010-11-12 12:33:38 | 显示全部楼层
跨时钟域确实是设计中经常遇到的头疼问题 谢谢楼主分享这方面的资料!
发表于 2010-11-12 19:43:53 | 显示全部楼层
感谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 17:53 , Processed in 0.024142 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表