Fold cascode OPA設計問題

jerryyau

各位好：
  我想從數位領域轉往類比領域，所以我練習了這一個fold cascode OPA(圖一)，我聽從建議
先設計bias電路（圖二），有了bias電路後，我想因為此bias電路也是cascode架構，所以OPA
電路的cascode架構中的mos w/l比應該要跟cascode架構的mos w/l比相同，如此偏壓才會使所
有的mos都在飽和區，請問我的想法是對的嗎？
還是bias電路負責產生電壓，OPA中cascode架構的mos w/l可以另外設定，只要bias電路
產生的電壓能使OPA中的cascode中mos都在飽和區就好？

此外從佈局(layout)觀點來說，bias和OPA的cascode中對應的MOS是否要一起做同中心(common-centroid)佈局？
(對應例子：OPA的P0,p2對應bias的p0,p3)
還bias的p0,p3做同中心佈局，而OPA的P0,p2另外做同中心佈局?
謝謝

thincat

楼主你的fold cascode OPA有问题，上下电流源和电流镜的位置反了。三路的电流设计也有问题，建议可以先看看Allen书上关于fold cascode OPA的设计。你的偏置电路要加一个合适的启动电路。偏置电路和fold cascode OPA的偏置管的宽长比不需要一模一样，这取决于你需要的电流。但共源管与共栅管的宽长比之比与bias电路的一致最好。
bias和OPA的cascode中對應的MOS是否要一起做同中心(common-centroid)佈局，不需要。

jerryyau

謝謝您的回答。
  我比較了一下確實是與allen的書不一樣，再看了Razavi的書後覺得您是對的，我的電路是依Baker的cmos circuit design, lauout, and simulation P715畫的，我沒畫錯，所以是Baker的書錯了，可能是這個原因造成其他怪怪的問題。

>>三路的电流设计也有问题
因為大陸與台灣用語不同，請問您說的三路是指何處？是OPA電路的三個電流路徑嗎?
又有何錯誤？

>>你的偏置电路要加一个合适的启动电路
我會加的

謝謝。

hongmy

这种foldcascode结构没有问题，只不过大家都习惯看常规的，电流镜在上面的而已，并不代表这个不多，其实效果都是一样，无外乎是电流在何处求和而已。R-t-R结构的一边不就是这样的嘛。

jerryyau

知道，謝謝。
但不明白為何current mirror在PMOS處的CMRR是負的，如圖一，如果current mirror在NMOS處的CMRR是正的，如圖一上下相反的波形。

此外我將此OPA接成反向大器，圖二，其中:
rf : 10K
rs : 10k
vin : sin(1.65v 1.65 50k)
vp : 1.65
模擬結果如圖三，請問為何vin在1.65v附近時vout會出現怪波形？
PS : OPA的尾電流為20uA，而OPA cascode的電流都為10uA
  新電路如圖四
謝謝

thincat

OPA输出能够吸收和提供的电流能力只用30uA，你外部电阻设置为10K，而你vin加的峰峰值却是3.3V，
所以反相放大器没办法正常工作（看你的波形vout已经是跟随vin在变化了）。
恰恰是在vin在1.65V附近的波形才是正确的，你可以vin的峰值设置为10mv试看看。
你的图一表示的是-cmrr吧

_Ryu

原帖由 thincat 于 2009-5-25 15:37 发表

                               
登录/注册后可看大图

OPA输出能够吸收和提供的电流能力只用30uA，你外部电阻设置为10K，而你vin加的峰峰值却是3.3V，
所以反相放大器没办法正常工作（看你的波形vout已经是跟随vin在变化了）。
恰恰是在vin在1.65V附近的波形才是正确的 ...

同一这位老兄的看法。30uA全流过10k的电阻也不过1.65+10k*30u=1.95V。
另外一个问题，象这种高阻抗的folded-cascode不适合这种驱动低阻抗的应用，因为amp的输出阻抗会小于10K（10K与ro并联).

jerryyau

For Thincat
--> OPA输出能够吸收和提供的电流能力只用30uA，你外部电阻设置为10K，而你vin加的峰峰值却是3.3V，
--> 所以反相放大器没办法正常工作（看你的波形vout已经是跟随vin在变化了）。
--> 恰恰是在vin在1.65V附近的波形才是正确的

原來如此，受教了。我有將峰值设置为10mv，OPA的輸出是有反向效果，不過gain小於1，理論要是１才對。可能如Ryu所說的是阻抗匹配的問題吧。

-->你的图一表示的是-cmrr吧
我是要量CMRR，但不知CMRR有負的，我用下的code來求CMRR的，如果currenct mirror在cascode的NMOS端，則CMRR為正的，反之就成負的，不解。
.param vdd_p=3.3
vdd avdd 0 vdd_p
vss avss  0 0
VM VM VP dc 0v
VP VP avss dc 1.65v ac 1v
* instance of top module                                                      *

x1 OUT VM VP OPA

* Sweep & Analysis                                                      *
.op
.ac dec 100 10 1000meg
.probe ac cmrr=vdb(OUT)

謝謝指教

[ 本帖最后由 jerryyau 于 2009-5-26 11:32 编辑 ]

jerryyau

For Ryu,

原帖由 _Ryu 于 2009-5-25 23:15 发表

                               
登录/注册后可看大图

同一这位老兄的看法。30uA全流过10k的电阻也不过1.65+10k*30u=1.95V。
另外一个问题，象这种高阻抗的folded-cascode不适合这种驱动低阻抗的应用，因为amp的输出阻抗会小于10K（10K与ro并联).

  謝謝您的解釋，請問像這種高輸出阻抗是如何量output swing?
我的方式為：
* Power                                                      *
.param vdd_p=3.3  vcom_p='vdd_p/2'
vdd avdd 0 vdd_p
vss avss  0 0
VP VP avss dc vcom_p

* instance of top module                                                      *

x1 OUT VM VP OPA
R0 OUT VM 10k
R1 VM vin 10k

vin vin 0 sin(vcom_p 1.65v 50k)

* Sweep & Analysis                                                      *

.op
*.DC vin 0v 3.3v 0.1v
.tran 1n 20u

* Analysis Output                                                       *
.probe dc v(*) i(*)

謝謝。

[ 本帖最后由 jerryyau 于 2009-5-26 11:27 编辑 ]

thincat

共模抑制比CMRR为差模电压增益与共模电压增益之比，并用对数表示。看你的代码好像求的是共模电压增益（而且没有设置好合适的直流偏置点，即直流为开环接法），记得allen的书中有讲cmrr的仿真方法，你可以去看看。