在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2501|回复: 5

FPGA的USB2.0毕设求救

[复制链接]
发表于 2009-5-21 23:28:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我用的是OPENCORE的USB2.0 IP核
不知道如何在FPGA上面验证能否实现通信,有240多个管脚要绑定(好像没有这么多的吧)
有没有做过这样的大侠,帮帮忙,就要验收了
多谢了
 楼主| 发表于 2009-5-22 11:15:34 | 显示全部楼层
有人知道吗?
发表于 2009-5-22 15:55:05 | 显示全部楼层
怎么会有这么多脚?

和PHY的接口顶多16bit+时钟。
和总线的接口顶多就是总线+DMA的一些控制线号。

当然如果你确认真有这么多,也没有办法,一个个接就是了
 楼主| 发表于 2009-5-22 16:42:00 | 显示全部楼层
usbf_top.V那个文件生成的器件有200多个管脚
关键是有没有人做过这个IP核的FPGA验证
发表于 2009-5-22 16:47:46 | 显示全部楼层
给激励,验证输出。
 楼主| 发表于 2009-5-23 06:55:01 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 03:16 , Processed in 0.024816 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表