请教高手：为什么这个锁相环电路总是锁不住？？？

stone0stone

用MB15E07SL 锁相环来锁一个2.4GHz的VCO，鉴相频率设计为250kHz，环路带宽无论取什么值（15kHz，1000kHz，1500kHz都试过），结果发现在100MHz的频谱范围内，主频谱线左右抖动不停，而且抖动范围很大，用示波器检查发现环路滤波器的输入输出段波形几乎一样，环路滤波器的元件值也经过仔细测量了，接地也应该没有问题（接地是用铜绞线联接焊盘和地）。请教高手，问题出在哪里呢？ 请高手回复到邮箱 stone0stone@163.com 甚为感谢！

jupy

好问题，我也有这方面的疑问，路过的高手出来指点一下！

ATEROD99

It seems that the PLL loop is not stable.
Check the poles and zeros of the loop filter design.
Also the reference frequency is only 250kHz, then usually loop cut off freq should be around 1/10 of 250kHz which is 25kHz. This might be too small for a 2.4GHz VCO.
Maybe try a reference frequency of 1MHz above will work.

jarywei

1：查查你的分频器输入，是否有足够驱动。
2：再次确认环路参数。

jupy

楼上的大哥，如果你说的两种原因都排除了，还会是什么原因造成的

小勺

这种现象在PLL设计中经常遇到。这是因为环路没有锁定导致的。即没有跟踪上参考频率。这样就有几个因素存在：VCO增益不够、跟踪的时间太长、电流转换为电压时的并没有加上给VCO等，要具体分析每个指标。因为不稳定的滤波器也会导致这个问题，所以不好具体的说是哪个方面的问题，PLL的指标都是相互联系的，但你可以分开测试。从你的VCO的振荡来看，已经开始起振，但是不稳定，所以重点看你的环路相位裕量。稳定的条件是出于临界状态。仅供参考

Jeekoky

因为你用的是PLL的片子，所以我假定你的PLL设置都没问题，VCO也在工作。先算一下环路增益，不是简单算数，最好把环路增益VS频率画出来，看看零极点，看看环路带宽（不是3dB带宽）。

hdd2003

学习中