小弟跪求：如何仿真一个全差分运放的建立时间

菜鸟RFIC

回复 10# hsh22


   我也看过Bult的那篇关于gain-boosting的文章，你知道为什么作者在仿真运放电容反馈的建立时间时在两个电容上分别并联一个阻值很大的电阻吗？

菜鸟RFIC

回复 2# _Ryu


   您好！确实应该是根据具体的运用环境来搭建测试电路，之前也看过Bult的那篇关于gain-boosting的文章"A fast-settling CMOS opamp with 90-dB DC gain"，想知道为什么作者在仿真运放电容反馈的建立时间时在两个电容上分别并联一个阻值很大的电阻吗？能详细解答吗？谢谢！

xiaoqiang23

回复 12# 菜鸟RFIC


   感觉并联大电阻是为了产生负反馈是输入端的电压值等于输出共模电压吧

goxdl

如果输出电压和最终值之间的误差小于2%，那就认为输出稳定。