设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 瑞士苏黎世大学VHDL课件PPT--是我见过的最好的VHDL课件 ...

1 ... 5 6 7 8 9 10 11 1213 / 13 页

返回列表发新帖

楼主: 小哥1900

瑞士苏黎世大学VHDL课件PPT--是我见过的最好的VHDL课件！！

发表于 2012-9-10 05:10:55 | 显示全部楼层

顶上去！！让更多人分享好东西

回复支持反对

使用道具举报

发表于 2012-9-10 12:18:30 | 显示全部楼层

多谢楼主分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-9-10 13:47:33 | 显示全部楼层

谢谢楼主分享！

回复支持反对

使用道具举报

发表于 2012-9-11 07:12:48 | 显示全部楼层

Anyone think VHDL is good for verification? It is so hard to use it to do verification.

回复支持反对

使用道具举报

发表于 2012-10-19 04:31:29 | 显示全部楼层

xia lai kan kan

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-10-19 21:54:26 | 显示全部楼层

連瑞士的也有，這個實在是太棒了！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2012-10-20 06:05:32 | 显示全部楼层

谢谢楼主，支持一下

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

1 ... 5 6 7 8 9 10 11 1213 / 13 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-18 23:28 , Processed in 0.015109 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表