在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
12
返回列表 发新帖
楼主: bluesoul

请大家说说ADPLL的设计难点在什么地方

[复制链接]
发表于 2011-7-4 15:08:24 | 显示全部楼层
TDC和环路带宽控制
发表于 2012-3-6 20:21:38 | 显示全部楼层
正在学习中。。。。。
发表于 2012-3-12 10:56:52 | 显示全部楼层
系统级:如何快速准确的建模,DCO的模型比较准确了,但是不同种类的TDC噪声模型还不成熟;
电路级:提高TDC的精度、降低DCO的相位噪声。

个人觉得,ADPLL和PLL系统级具有统一的环路特性,只是ADPLL的噪声主要由TDC和DCO贡献。
发表于 2012-3-14 05:09:00 | 显示全部楼层
感觉TDC的精度和线性度确实是个瓶颈啊
发表于 2012-4-11 15:33:50 | 显示全部楼层
DTC and DCO
发表于 2012-9-2 02:38:59 | 显示全部楼层
The challenge with DCO design is mainly with the fine tuning bank. There are several conflicting requirements. It needs to provide a high frequency resolution to minimize frequency quantization errors. This can make it difficult to cover enough frequency range to cope with issues such as temperature drift and supply push. Also, linearity would also be an issue with the small devices as required for high frequency resolution.
发表于 2017-10-9 12:07:54 | 显示全部楼层
回复 13# appleblue


   可否请教您一下关于DLF控制DCO,一直没有搞清楚!我的DLF出来是24bits,但是模拟那边说DCO是6+7+7的结构,就是粗6+中7+细7!
现在不知道过去怎么控制,烦请指点一二
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 21:04 , Processed in 0.018002 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表