在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 5857|回复: 16

请大家说说ADPLL的设计难点在什么地方

[复制链接]
发表于 2009-5-10 22:34:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近看了一下ADPLL的资料,有点摸不着头脑,不知道这个东西设计起来难点主要在什么地方。
发表于 2010-7-17 09:19:44 | 显示全部楼层
DTC and DCO
发表于 2010-7-22 21:19:24 | 显示全部楼层
要用數位訊號近似類比訊號
一定會遇到解析度的問題
发表于 2010-7-26 19:34:20 | 显示全部楼层
期待更多答案
发表于 2010-9-4 19:02:09 | 显示全部楼层
TDC,DCO
发表于 2010-10-13 20:15:13 | 显示全部楼层
hhhhhhhhhhhhhhhhhhhhhhhhhh
发表于 2011-1-16 19:53:26 | 显示全部楼层
TDC,DCO
发表于 2011-1-16 20:10:53 | 显示全部楼层
环路参数的设计
发表于 2011-1-17 23:58:16 | 显示全部楼层
PLL本身就是一个系统,属于模拟模块的最高层次了。精度实现很难
发表于 2011-4-7 14:22:32 | 显示全部楼层
DCO设计有比较成熟的理论,如何降低或消除TDC的非线性对相位噪声的影响现在是一个难点。刚学习,请赐教。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 21:59 , Processed in 0.022960 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表