在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: atuhappy

什么叫粘合逻辑?

[复制链接]
发表于 2010-4-22 13:43:31 | 显示全部楼层
收益,顶一下,不过概念还是不很清楚……
发表于 2010-4-22 14:58:54 | 显示全部楼层
学习了
发表于 2010-4-22 23:21:58 | 显示全部楼层
学习一下,不太了解
发表于 2010-4-23 08:00:08 | 显示全部楼层
glue logic就是顶层各个module之间连接的时候加入的组合逻辑
简单的比如说把信号反向啊之类的
复杂的就可能就是在设计的顶层加入的大的组合逻辑了

综合工具分析input delay和output delay的时候是按照module层次化来分析的
顶层出现glue logic的时候会影响module之间的时序
因为综合工具不会去优化glue logic的时序
发表于 2010-5-26 16:22:28 | 显示全部楼层
各个模块的连接在顶层有时序电路算不算粘合逻辑,会不会影响综合工具优化时序?
发表于 2010-6-10 22:34:54 | 显示全部楼层
qiang 一段来:
gule logic的中文含意是“胶连逻辑”,它是连接复杂逻辑电路的简单逻辑电路的统称。例如,一个ASIC芯片可能包含许多诸如微处理器、存储器功能块或者通信功能块之类的功能单元,这些功能单元之间通过较少的粘合逻辑连接起来。在印制板(PCB)层,粘合逻辑可以使用具有较少逻辑门的“粘合芯片”实现,例如PAL、GAL、CPLD等。

    "Do not add glue-logic at the top level"的意思就是说在设计的顶层连接各个子模块的时候要直接相连,而不要插入一些简单逻辑来连接各个子模块。

    glueless interface(无粘接接口),不粘于某一特类个体(RAM 或 ROM 或 flash)。这芯片的接口规格一般有超过一种业界规格,使其接口并不局限于一种制式。

    在硬件设计选型上,选择no glue logic or glueless logic的IC,可以使硬件设计简单化。这次选用的Rabbit 2000,硬件设计规则很简单,它采用了无粘接接口,6种静态存储器芯片(比如RAM、flash、EPROM)可以不用任何glue logic直接连接到微处理器,使用方便。

    如何最大限度的为用户考虑,为用户服务,其产品才能最大限度的赢得用户的信赖。设计人员必须要考虑到这一点,才能使产品更具有生命力。
发表于 2010-6-10 23:45:46 | 显示全部楼层
顶楼上
发表于 2010-6-11 08:34:35 | 显示全部楼层
学习了~~
发表于 2010-6-19 17:33:39 | 显示全部楼层
几个模块之间不要有逻辑门。
发表于 2010-10-29 09:58:18 | 显示全部楼层
谢谢谢谢谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-5 16:16 , Processed in 0.024524 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表