设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Cadence IC设计实验（中科大）

1 2 345 6 / 6 页下一页

发新帖

楼主: sitp

Cadence IC设计实验（中科大）

发表于 2010-3-16 20:53:31 | 显示全部楼层

好东西 1# sitp

回复支持反对

发表于 2010-3-16 20:54:33 | 显示全部楼层

打包就好了 1# sitp

回复支持反对

发表于 2010-3-16 20:57:23 | 显示全部楼层

棂 1# sitp

回复支持反对

发表于 2010-3-16 21:02:18 | 显示全部楼层

bb 1# sitp

回复支持反对

发表于 2010-3-16 21:05:10 | 显示全部楼层

1# sitp

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-3-20 10:24:43 | 显示全部楼层

好资料，感谢楼主分享~~~~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-3-20 13:39:20 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-4-16 12:34:23 | 显示全部楼层

真的很实用

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-4-16 12:35:50 | 显示全部楼层

真的很实用

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-4-16 12:39:56 | 显示全部楼层

用于开发FPGA的EDA工具

回复支持反对

1 2 345 6 / 6 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-6 08:09 , Processed in 0.026375 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表