在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: xpxu

如何利用FDAtool生成的fIR滤波器系数在FPGA中实现?

[复制链接]
发表于 2010-4-8 19:51:52 | 显示全部楼层
我没有用IP核 而是直接用fdatool里的上面有个target 产生的vhdl,仿真都能通过。我想可以将fdatool产生的滤波器系数导出来,加到ip中,不置可否?
发表于 2010-4-8 19:53:56 | 显示全部楼层
您说的浮点数向定点数转化fdatool中也有啊 直接就可转过去。比如我做的cic滤波,我就是用工具直接截位,很成功。
发表于 2010-7-27 20:59:59 | 显示全部楼层

    樓主加油
    再發一個貼
    講講心得
发表于 2010-8-2 19:51:48 | 显示全部楼层
也遇到了这个问题 貌似明白点了
发表于 2010-10-26 17:48:00 | 显示全部楼层
学些路过!!
发表于 2011-5-16 12:23:07 | 显示全部楼层
量化处理的选项在FDATOOL工具的左下角的7个一数列按钮选项的第三项set qualitization parameters中,在filter arithmetic中选择fix point,此时再去掉best precision fraction lengths的对号,然后在根据你需要的位数在下边的numerator frac. length中键入就OK了
发表于 2014-3-21 10:36:19 | 显示全部楼层
高深~~~
发表于 2014-3-23 16:56:59 | 显示全部楼层
楼主这些问题我也遇到  正在学习中  什么 定点数 浮点数  分布式算法 等等 感觉什么都不是很简单呀
发表于 2014-4-13 09:24:43 | 显示全部楼层
谢谢楼主了!
发表于 2015-9-15 13:35:34 | 显示全部楼层
楼主加油
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 08:58 , Processed in 0.024676 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表