在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3085|回复: 4

验证时总线和RAM如何模拟

[复制链接]
发表于 2009-4-26 17:50:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教大家,一个挂在AHB总线上的模块在验证时,总线以及模块要访问的RAM等如何模拟呢,很困惑这个问题
发表于 2009-4-27 17:41:09 | 显示全部楼层
根据Protocol来写总线的BFM。RAM是一个slave,用FIFO可以来实现。简单的直接用数组也能模拟。
 楼主| 发表于 2009-4-27 20:57:44 | 显示全部楼层
多谢赐教,我还是有个地方不明白,RAM如何用FIFO去实现呢,对于模块来说访问RAM的地址如何解决呢? 谢谢了,实在是不懂
发表于 2009-4-29 15:40:26 | 显示全部楼层
RAM直接自己弄个行为级模型就可以了
发表于 2009-5-8 19:50:16 | 显示全部楼层

新加的空白文章1

这是新加的空白文章1,可以在UBB可视化编辑器中,添加和修改文章内容。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 01:15 , Processed in 0.027960 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表