在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: kumwa

设计与验证:Verilog HDL——清晰pdg

[复制链接]
发表于 2011-11-24 17:07:24 | 显示全部楼层
很好 非常实用
发表于 2011-11-25 00:24:51 | 显示全部楼层
HUCUO,KEXI MEIQIAN
发表于 2014-4-28 18:57:23 | 显示全部楼层
基于Verilog语言的实用FPGA设计基于Verilog语言的实用FPGA设计基于Verilog语言的实用FPGA设计基于Verilog语言的实用FPGA设计基于Verilog语言的实用FPGA设计基于Verilog语言的实用FPGA设计基于Verilog语言的实用FPGA设计基于Verilog语言的实用FPGA设计基于Verilog语言的实用FPGA设计基于Verilog语言的实用FPGA设计
发表于 2014-4-28 18:59:34 | 显示全部楼层
基于Verilog语言的实用FPGA设计基于Verilog语言的实用FPGA设计基于Verilog语言的实用FPGA设计基于Verilog语言的实用FPGA设计基于Verilog语言的实用FPGA设计
发表于 2014-4-28 19:17:14 | 显示全部楼层
资料不错
发表于 2014-5-5 13:28:25 | 显示全部楼层
真经典啊
发表于 2014-5-5 14:52:39 | 显示全部楼层
后面两个下载不了 不过还是谢谢
发表于 2014-5-5 14:58:17 | 显示全部楼层
里面的东西如何看 pdg的后缀哦
发表于 2014-5-5 15:11:52 | 显示全部楼层
下载了浏览器 可以看了 不过扫描的始终看着不太舒服  哈哈
发表于 2014-5-5 17:24:15 | 显示全部楼层
为什么我下的超星阅读器看不了呢,楼主能不能pdf格式的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 13:55 , Processed in 0.023955 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表