在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7598|回复: 12

请教pipeline adc中MDAC的仿真的问题

[复制链接]
发表于 2009-4-19 00:26:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在在做10bit pipeline adc的项目,对MDAC的瞬态仿真有点困惑:

以第一级的MDAC的要求,其*2运算后输出的结果要求能够达到1/2LSB的精度,也就是Vr/2048,
现在我设计中的Vr设定为500mv,所以我的MDAC的瞬态仿真Holding时间要求达到250uv以内的误差,是不是这样?
但是我使用hspice却总是没有办法达到这样的要求,我觉得我的OTA的要求应该足够了,有92dB的open loop Gain,
setting time也不是问题,因为我把clk设定得很慢也达不到那样的精度,只能达到约700uv的误差,也就是说
仿真的结果是500.7mv,为什么会这样?
我在hspice 中已经将reltol,delmax的option设定得很小了,但还是不行,ai,没办法了,

请牛人帮忙看看,哪儿有问题,这个瞬态仿真的这种要求重要么,还是可以忽略?应该怎样对MDAC的精度
做仿真,谢谢了
发表于 2009-4-19 01:52:36 | 显示全部楼层
What's your output swing when you do transient simulation?  Is it possible that your 92dB gain only in small signal output swing?
 楼主| 发表于 2009-4-19 20:14:22 | 显示全部楼层
瞬态的仿真,输出的范围是500mv,我测试过在这种输出时有78dB,虽然下降,但也在1/2LSB的要求范围,
但现在仿真结果却只有9~10bit的精度。请问你是怎么做MDAC的仿真的?
发表于 2009-9-15 14:08:48 | 显示全部楼层
你是用理想的clk仿真的吗
发表于 2010-11-20 11:32:53 | 显示全部楼层
分享经验
发表于 2011-3-22 20:07:13 | 显示全部楼层
调整开关和电容
发表于 2011-3-23 09:53:58 | 显示全部楼层
记得做过的1.5bit的MDAC,开环和闭环的loop-gain很满足6db之差的,你这个是不是差别有点大,还是你这个是2个有效bit?
发表于 2011-3-23 21:36:49 | 显示全部楼层
有可能是开关注入影响,你这个op可能需要改进
发表于 2011-8-17 09:43:07 | 显示全部楼层
同样的困惑
发表于 2011-8-19 21:51:05 | 显示全部楼层
你换个理想开关,应该就OK了。事实上,由于charge injection 和clk feedtroung的影响,你输出的电压与设想的有偏差是不可避免的。如果这个偏差恒定,那么就是一个Offset而已,不会影响整体性能。如果其与信号相关,那么就会引起distortion。所以你单看它的settling,意义不是太大
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 22:10 , Processed in 0.028143 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表