设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Cadence版图设计教程

12 / 2 页

发新帖

楼主: lenore

Cadence版图设计教程

发表于 2020-8-9 09:41:44 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2020-8-11 09:16:46 | 显示全部楼层

第1章 Cadence cdsSPICE的使用说明
第2章 Virtuoso Editing的使用简介
第3章 Diva验证工具使用说明
第4章 cadence中verilog的一些使用方法
第5章 MEDICI的使用简介
第6章附录
版图讲的不多，确实适合初学者，不适合想更深理解版图优化的人。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-8-12 09:51:01 | 显示全部楼层

谢谢你的分享

回复支持反对

发表于 2020-8-23 12:01:10 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:14 , Processed in 0.015094 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表