设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › USB2.0的IP核（详细verilog源码和文档）

1 ... 4 5 6 7 8910 11 12 13 ... 38 / 38 页下一页

发新帖

楼主: whil_rin

USB2.0的IP核（详细verilog源码和文档）

发表于 2010-4-10 23:19:08 | 显示全部楼层

thanks

回复支持反对

发表于 2010-4-11 09:04:28 | 显示全部楼层

USB2.0，现在到3.0d的了，一定要看看

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-4-11 20:59:48 | 显示全部楼层

好东西，要多顶顶

回复支持反对

发表于 2010-4-11 21:44:20 | 显示全部楼层

thanks 学习中

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-5-9 23:39:12 | 显示全部楼层

谢谢提供

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-5-10 14:15:36 | 显示全部楼层

如果能拿到synopsys的IP核，那还比较有用。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-5-11 14:19:06 | 显示全部楼层

看看！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-5-14 23:40:03 | 显示全部楼层

学习学习，感谢楼主

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-5-15 04:07:06 | 显示全部楼层

下下来，有空学习一下
谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-5-15 21:34:18 | 显示全部楼层

thanks

回复支持反对

1 ... 4 5 6 7 8910 11 12 13 ... 38 / 38 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-1 12:54 , Processed in 0.026009 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表