设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 低相噪、低杂波数字锁相环路滤波器的设计 ...
12
返回列表 发新帖
楼主: huanjian1987

低相噪、低杂波数字锁相环路滤波器的设计

[复制链接]
xiongherui
发表于 2010-11-20 11:21:06 | 显示全部楼层
不错的东西啊，谢谢
回复 支持 反对

举报

jimpeng23
发表于 2010-12-9 14:51:54 | 显示全部楼层
回复 1# huanjian1987


    正好在进行数字锁相环方面的研究，希望有所帮助，谢谢分享
回复 支持 反对

举报

淡笑轻歌
发表于 2011-4-10 15:50:25 | 显示全部楼层
好东西，顶一个
回复 支持 反对

举报

wacsula
发表于 2011-4-10 21:26:02 | 显示全部楼层
感謝分享
下來看看
回复 支持 反对

举报

LISHILIN09
发表于 2011-8-22 14:07:57 | 显示全部楼层
谢谢，好东西
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

MyNep
发表于 2011-8-26 21:32:58 | 显示全部楼层
好东西 谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

学知11
发表于 2011-8-26 22:31:08 | 显示全部楼层
谢谢分享。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 12:21 , Processed in 0.019363 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表