在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 21532|回复: 123

《2009 snug第一名》SystemVerilog Assertions - Design Tricks and SVA Bind Files

[复制链接]
发表于 2009-4-1 19:03:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
SystemVerilog Assertions - Design Tricks and SVA Bind Files

1 SystemVerilog Assertions - Design Tricks and SVA Bind Files wb4_cummings_paper.pdf

120.94 KB, 下载次数: 688 , 下载积分: 资产 -2 信元, 下载支出 2 信元

1 SystemVerilog Assertions - Design Tricks and SVA Bind Files wb4_cummings_pres.pdf

2.88 MB, 下载次数: 842 , 下载积分: 资产 -2 信元, 下载支出 2 信元

头像被屏蔽
发表于 2009-4-1 21:34:40 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2009-4-2 05:38:56 | 显示全部楼层
Thanks for sharing
发表于 2009-4-2 05:43:03 | 显示全部楼层
Thanks for sharing
发表于 2009-4-2 10:11:35 | 显示全部楼层
Ding!
头像被屏蔽
发表于 2009-4-2 10:28:33 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2009-4-2 17:01:37 | 显示全部楼层
资料是好东西,顶
发表于 2009-4-3 11:21:04 | 显示全部楼层
ding!!!
发表于 2009-4-4 10:19:18 | 显示全部楼层
多谢了,下来kan
发表于 2009-4-10 15:10:17 | 显示全部楼层
没事研究一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 11:12 , Processed in 0.026005 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表