有哪个做VCO的真正能够说清楚交叉耦合对的尺寸决定？

hotraymanf

其实大家基本上都是瞎调吧，也就靠noise summary，这个东西的噪声太不好分析了。
我指的就是包括Vdsat L

调过VCO，感觉电感部分以及输出摆幅确实有道理，而且分析也比较准.
最优的沟道长度其实主要受噪声因子gamma影响，与一般的认识不一样，其实到了90nm或者65nm，噪声因子很多时候是更小的
问题就在于90以下的管子，gamma受Vds影响非常大，而VCO又是大摆幅电路，所以虽然说最敏感的时候也就是DC的工作点可以作为近似，但是这个有多准就天晓得了。
反正看别人做的就是不能用最小的倒是肯定的。

Vdsat大，管子直流的时候热噪声小，问题是这个最敏感的窗口也变长了，结果Darabi推的结果就是互耦对的噪声与Vdsat无关
这个就没一点实际的设计的意义了啊

还是等高手来谈谈吧，幸好我现在暂时不做VCO了，还是看运放好，基本上都能算出来结果。
做了这么久的VCO，感觉其实没做懂，就会用了spectreRF.
每次听到别人说射频工程师就靠经验就很反感，但是至少在VCO这块，我自己都从来基本上就是靠调的，太尴尬了。

xwlpxc

这篇JSSC专门讲解这个问题。

hotraymanf

这篇我看过的，说到最后作者得出的结论就是他选了最短的沟道长度，然后最小的尺寸最大的vdsat
让刚好可以起振而已。
但是实际中对他的很多结论都很怀疑。

fallangel

根据起振条件，gm>2*1/Rp, 起振条件要大一点的margin，一般还是要工作中电压限制区，也就是最大幅度，
但是如果考虑尾电流管道饱和程度，那他上面的NMOS（N偏置）或者下面的PMOS（P偏置）管子的尺寸
就不能太小。。

hotraymanf

关键的问题是你怎么知道比最小长度长多少的L是最优的
其次就是你怎么知道大vdsat就一定比小的vdsat好？我是一直还是比较怀疑那篇论文的结论的
另外就是你说的起振的那个，那个只是个理论下限值而已啊，只能作为最后的检查，根据那篇论文的结论，他是贴着这个下限值在设计

可能对vco这玩艺真还是只有看noise summary了

fallangel

原帖由 hotraymanf 于 2009-3-28 19:04 发表

                               
登录/注册后可看大图

关键的问题是你怎么知道比最小长度长多少的L是最优的
其次就是你怎么知道大vdsat就一定比小的vdsat好？我是一直还是比较怀疑那篇论文的结论的
另外就是你说的起振的那个，那个只是个理论下限值而已啊，只能作为最后 ...

只是paper而已，起振那个，我认为至少要有3～4倍的理论值，否则有风险。大的vdsat可以保证
工艺角下能获得相对大的电流，VCO设计不能只考虑noise，要综合考虑。noise summary中得到的
最优值不一定是综合最优值。在noise summary能满足的情况下，尽量保持VCO在各个PVT下能获得最大
的幅度。

zwtang

Engineering嘛！
理论起指导作用，最终靠测试结果说了算。

其实就学术研究而言，LC-VCO可研究的地方非常多；就工程而言，满足设计指标就行，设计超简单！
Opamp设计何尝不是呢？你能做一个万能的Opamp吗？

hotraymanf

原帖由 fallangel 于 2009-3-29 10:45 发表

                               
登录/注册后可看大图

只是paper而已，起振那个，我认为至少要有3～4倍的理论值，否则有风险。大的vdsat可以保证
工艺角下能获得相对大的电流，VCO设计不能只考虑noise，要综合考虑。noise summary中得到的
最优值不一定是综合最优值 ...

很专业的分析，厉害

fallangel

原帖由 zwtang 于 2009-3-29 10:55 发表

                               
登录/注册后可看大图

Engineering嘛！
理论起指导作用，最终靠测试结果说了算。

其实就学术研究而言，LC-VCO可研究的地方非常多；就工程而言，满足设计指标就行，设计超简单！
Opamp设计何尝不是呢？你能做一个万能的Opamp吗？

j

就是，不要太迷信paper，如果做工程，综合考虑最重要，越简单实用的设计就是最好的设计。

mywang

真的别找自己麻烦
曾经为了作一个省电又低噪声的VCO
真的将CCP的晶体管尺寸弄到最小，当然也是跑过POSTSIM的
也有保留些许电流调整空间，但实际流片回来，VCO居然无法起振